手机版
您的当前位置: 资信文档网 > 专题范文 > 公文范文 > 基于相位差法的电力设备高精度在线检测仪设计

基于相位差法的电力设备高精度在线检测仪设计

来源:公文范文 时间:2022-03-11 09:39:42 点击: 推荐访问: 在线|相位差|检测仪|电力设备|设计

  摘 要: 为解决介质基于相位差测量方法绝缘介质损耗因数准确度低的问题,采用相位、周期同时测量的办法,设计了一种高精度的介质损耗因数测试仪。本文描述了基于相位差测量方法的 测量原理、给出了测试仪硬件设计和软件设计方法。实验证明,该方案成本低、精度高、使用方便,具有一定的推广价值。
  关键词:相位测量 周期测量 测量
  中图分类号:TM93 文献标识码:A 文章编号:1003-9082(2016)12-0270-03
  据统计,电力系统110KV以上变压器80%的事故是由电力设备的绝缘击穿事故引起[1],因此,电力设备绝缘监测一直受到电力工程师们的重视。常用的绝缘检测采用周期性的预防性检测方法,这种检测方法,既需停电作业,影响生产,而且不能及时发现电气设备故障,使得电力设备可能在故障状况下运行,因此,研制电力设备绝缘性能在线检测仪具有重要意义。
  电力设备绝缘性能的一个重要参数是绝缘介质损耗因数 。介质损耗角δ是在交变电场下,介质内流过的电流向量和电压向量之间的夹角的余角δ,简称介损角。通过检测介损角大小,可以得到电力设备电容量变化,从而看出设备绝缘介质老化程度。
  常用的绝缘介质损耗因数在线监测方法有电桥法、伏安法、自由轴法、相位差法、基波相位分离法等。这些检测方法各有优劣,而传统的相位差测量介质损耗角采用的方法是通过测量流过试品容性电流与标准电容器电流的相角差,从而可以计算tgδ的数值。这种测量方法,主要用于实验室试验测量,无法完成在线测量。为此,设计了一种相位差、周期同时测量的高精度 在线检测仪,该检测仪避免了实时频率对介质损耗因数测量的影响,满足国标《固体电工绝缘材料在工频、音频、高频下相对介电系数和介质损耗角正切试验方法》GB1409—78和《电力设备预防性试验规程》DL/T595-1996。
  一、测量原理及系统结构
  1.介质损耗角
  取得试品的电流向量I和电压向量U,可以得到如图1所示相量图及等效电路图[2]。
  受损的绝缘介质等效为纯电阻和纯电容并联电路,加载到试品电压U经电阻电容并联电路,产生相位超前的电流,电流和电压的夹角余弦称为相介质损耗角。从图1看出,只要测量出来电压、电流夹角 ,就可以计算介质损耗角 ,进而计算出绝缘介质损耗因数 。
  是一项反映高压电气设备绝缘性能的重要指标,δ越大受损越强,当δ接近90°时,介质被完全击穿,成为了纯电阻电路。
  2.相位差法测量介质损耗因数原理
  电压、电流信号的周期、相位信号波形过程如图2所示。
  正弦信号UP、IP经过零比较器产生矩形波信号UP、IP,矩形波经二分频电路,产生周期为源信号两倍的周期波信号TU、TI。,TU、TI。的同向过零点时间差构成电压、电流相位信号 。采用二分频形成周期波避免了比较器过零点电位不等所引起的相位漂移,提高了测量准确度。
  设计过程中,采用CPLD构造周期T和相位宽度计数器,同时测量出周期T和相位,则相位差为:
  (1)
  相应的,介质损耗因数: (2)
  3.系统总体设计
  根据测量原理,在线监测仪主要由电压检测电路、微电流检测电路、信号处理电路和单片机组成,总体框图如图3所示。
  图3中,电压、电流互感器電路是本检测仪的输入通道,电压互感器及电压取样电路由安装设备的电压互感器和仪表内部电压取样电路组成。高压互感器用以将现场高电压转换为100V或57.7V电压;仪表内部采用电阻分压方式,将强电信号转换为弱电信号。采用美国vernier公司的INA-BTA型微电流互感器,将小电流信号转换为电压信号。
  信号处理电路完成电压、电流信号的滤波、放大并经过零比较器产生图2所示的矩形波信号。
  CPLD构成的相位、周期产生电路产生图2中周期TU和相位信号 ,两个信号高电平期间,CPLD内部计数器计数,完成周期和相位宽度测量。
  单片机读取CPLD输出的周期和相位数据,计算出 ,进行相应处理。
  二、检测仪硬件设计
  检测仪硬件电路包括电压取样、电流取样、信号处理、波形变换等电路,本文重点介绍CPLD构成的周期、相位产生电路,其他电路参考文献[2],相关CPLD代码见参考文献[4]。
  1.周期、相位产生电路构建
  根据脉宽填数测量相位原理,本电路构造了基于CPLD的周期和相位产生电路,RTL电路图如图4所示。
  b 相位形成电路
  图4a为电压、电流周期信号产生电路,信号采集电路输出的电压、电流信号经比较器转换为矩形波。构造CPLD内部二分频电路,将矩形波信号转换为周期信号。
  图4b是相位形成电路,该电路完成电压信号(A)和电流信号(B)下降沿之间输出高电平(y)。设计了两个VERILOG进程,在一个进程中,判断电压信号下降沿来临时电流电平并标记状态;另外一个进程中,采用电平敏感信号,通过判断第一个进程的标记状态,给出相应y(相位信号)输出电平。
  2.计数器电路构成
  CPLD内部构造两个32位门控计数器,用以在测量周期和相位时间宽度,RTL原理图如图5所示。
  图5中,clk为CPLD工作频率,输入信号T为周期信号或相位信号,当输入信号为高电平时,计数器以CLK频率加1计数;输入为低电平时停止计数,并输出到缓冲器,同时一引脚输出高电平,等待单片机读取数据。单片机读取32位数据后将计数器数据清0。
  3.CPLD与单片机接口电路
  为使8位数据宽度的51系列单片机读取32位数据,构造了CPLD内部分时输出电路,CPLD与单片机接口电路如图6所示。

资信文档网 www.zihuaxinyuan.cn

Copyright © 2013-2024 . 资信文档网 版权所有

Powered by 资信文档网 © All Rights Reserved. 备案号:京ICP备13044534号-2

Top